

Oral presentation | 13 Semiconductors : 13.5 Semiconductor devices/ Interconnect/ Integration technologies

📅 Fri. Sep 22, 2023 9:00 AM - 11:15 AM JST | Fri. Sep 22, 2023 12:00 AM - 2:15 AM UTC | 📍 A303 (KJ Hall)

[22a-A303-1~9] 13.5 Semiconductor devices/ Interconnect/ Integration technologies

Takeshi Momose(Univ. of Tokyo)

9:00 AM - 9:15 AM JST | 12:00 AM - 12:15 AM UTC

[22a-A303-1] Formation of n-type unstrained $\text{Ge}_{1-x}\text{Sn}_x(111)$ epitaxial layer using ion implantation

○(M1)Yoshiki Kato¹, Shigehisa Shibayama¹, Mitsuo Sakashita¹, Masashi Kurosawa¹, Osamu Nakatsuka^{1,2} (1.Grad. Sch. Eng., Nagoya Univ., 2.IMaSS, Nagoya Univ.)

9:15 AM - 9:30 AM JST | 12:15 AM - 12:30 AM UTC

[22a-A303-2] Stabilization of TiO_x -based ReRAM characteristics by insertion of SiO_x interlayer

○Haruki Osawa¹, Yuji Iwasawa¹, Shinya Aikawa¹ (1.Kogakuin Univ.)

◆ Presentation by Applicant for JSAP Young Scientists Presentation Award

9:30 AM - 9:45 AM JST | 12:30 AM - 12:45 AM UTC

[22a-A303-3] Unique Characteristics of SiCN Dielectric Film for Plasma Activated Direct Bonding

○Sodai Ebiko¹, Koki Onishi¹, Akira Uedono², Serena Iacovo³, Fumihiro Inoue¹ (1.Yokokoku Univ., 2.Tsukuba Univ., 3.imec)

9:45 AM - 10:00 AM JST | 12:45 AM - 1:00 AM UTC

[22a-A303-4] Analysis of vacancies in wafer bonding interface by positron annihilation lifetime spectroscopy

○Sotetsu Saito¹, Nobutoshi Fujii¹, Shunsuke Furuse¹, Naoki Ogawa¹, Suguru Saito¹, Yoshiya Hagimoto¹, Hayato Iwamoto¹ (1.Sony Semiconductor Solutions Corp.)

10:00 AM - 10:15 AM JST | 1:00 AM - 1:15 AM UTC

[22a-A303-5] Cu wiring formed on polyimide film by selective neutral electroless copper plating

○Yudai Hirano¹, Sugiura Osamu¹ (1.Chiba Inst of Tech.)

10:15 AM - 10:30 AM JST | 1:15 AM - 1:30 AM UTC

[22a-A303-6] Non-contact plating deposition of fine wiring by new electrolysis technology

○Haruo Iwatsu¹ (1.KMP Lavatory)

10:30 AM - 10:45 AM JST | 1:30 AM - 1:45 AM UTC

[22a-A303-7] Etching simulation for Si oxide film by new electrolysis technology

○Haruo Iwatsu¹, Akira Matsushima² (1.Kumamoto KMP Laboratory, 2.Fukuoka Institute of Technology)

10:45 AM - 11:00 AM JST | 1:45 AM - 2:00 AM UTC

[22a-A303-8] Dependence of equilibrium electrode potential on magnetic field in cobalt ethylenediamine complex solution

○Yuki Taguchi¹, Sugiura Osamu¹ (1.Chiba Inst of Tech)

11:00 AM - 11:15 AM JST | 2:00 AM - 2:15 AM UTC

[22a-A303-9] Examination of Co-ALD using CCTBA for high-reliable interconnects

○Jun Yamaguchi¹, Noboru Sato¹, Atsuhiko Tsukune¹, Takeshi Momose¹, Yukihiro Shimogaki¹ (1.Univ. Tokyo)

イオン注入法による n 型無歪 $\text{Ge}_{1-x}\text{Sn}_x(111)$ エピタキシャル層の形成

Formation of n-type unstrained $\text{Ge}_{1-x}\text{Sn}_x(111)$ epitaxial layer using ion implantation

名大院工¹, 名大未来研² °加藤 芳規¹, 柴山 茂久¹, 坂下 満男¹, 黒澤 昌志¹, 中塚 理^{1,2}

Grad. Sch. Eng., Nagoya Univ.¹, IMASS, Nagoya Univ.², °Yoshiki Kato¹, Shigehisa Shibayama¹,

Mitsuo Sakashita¹, Masashi Kurosawa¹, and Osamu Nakatsuka^{1,2}

E-mail: kato.yoshiki.m0@s.mail.nagoya-u.ac.jp, s-shibayama@nagoya-u.jp

【研究背景】Ge は Si と比べて電子移動度と正孔移動度がともに高く、次世代の CMOS トランジスタのチャネル材料として注目されている。Ge では、伝導帯最下端が L 点にあるのに由来して、(100)配向に比べて(111)配向で 50%の電子移動度の向上が報告されている[1]。我々は高移動度チャネル材料として、IV族混晶材料の $\text{Ge}_{1-x}\text{Sn}_x$ に注目している。 $\text{Ge}_{1-x}\text{Sn}_x$ は、Sn 組成の変調によるバンド構造の制御が可能であり、無歪・Sn 組成 8%超の条件で直接遷移化する[2]。有効質量の小さな伝導体 Γ 点電子の活用により、さらなる移動度の向上が望める。しかし、 $\text{Ge}_{1-x}\text{Sn}_x(111)$ エピタキシャル層に関する、イオン注入およびその後の再結晶化の報告はなく、CMOS トランジスタへの応用に向けて、その特性を明らかにする必要がある。本研究では、P イオンのイオン注入法によるドーピングにより、n 型無歪 $\text{Ge}_{1-x}\text{Sn}_x$ エピタキシャル層の形成に成功したので、報告する。

【実験方法】化学洗浄を施した FZ-Si(111)基板上に、MBE 法を用いて、膜厚 70 nm の Ge バッファ層、および膜厚 100 nm の $\text{Ge}_{1-x}\text{Sn}_x(x \sim 0.07)$ 層を堆積した。その後、加速電圧: 35 kV, ドーズ量: $2.5 \times 10^{14} \text{ cm}^{-2}$ の条件で P イオンのイオン注入を行い、急速熱処理 (RTA) により、 $T_{\text{RTA}}=300\text{--}600^\circ\text{C}$, 1 min の再結晶化熱処理を行った。堆積直後、イオン注入後、および再結晶化熱処理後の結晶構造をラマン分光法および X 線回折 2 次元逆格子空間マッピング (XRD-2DRSM) により評価し、電気伝導特性を Hall 効果測定により評価した。

【結果および議論】堆積直後、イオン注入後、および再結晶化熱処理後のラマン測定の結果から (図 1), 堆積直後では、Ge-Ge 振動に由来するピークが 296.6 cm^{-1} に存在するが、イオン注入により、これが消失し、 $T_{\text{RTA}}=450^\circ\text{C}$ 以上でピークが再度現れることが分かる。

また、熱処理によって、ピーク位置が低波数側へシフトしていることから、歪緩和が生じたと示唆される。XRD-2DRSM より、歪緩和率が、堆積直後では約 30%であったのに対し、熱処理後では約 90%に増大することが分かった (図 2)。一方、 550°C 以上では、 $\text{Ge}_{1-x}\text{Sn}_x$ 中の Sn 組成低下を示唆する高波数側へのピークシフトが観測されることから、Sn 析出が生じたと考えられる。実際、 $\beta\text{-Sn}$ と思われる白い析出物を光学顕微鏡で確認している。以上より、適切な再結晶化条件は $450\text{--}500^\circ\text{C}$ と考えられる。

最後に、Hall 効果測定より、イオン注入前では、Hall 正孔濃度 $8.7 \times 10^{17} \text{ cm}^{-3}$, Hall 正孔移動度 $82.6 \text{ cm}^2/\text{Vs}$ であったのに対し、 450°C , 1 min の再結晶化熱処理を施した試料では、Hall 電子濃度 $2.8 \times 10^{18} \text{ cm}^{-3}$, Hall 電子移動度 $315 \text{ cm}^2/\text{Vs}$ と評価された。本結果より、高 Sn 組成 $\text{Ge}_{1-x}\text{Sn}_x(111)$ に対しても、イオン注入によるドーピング制御、および歪制御が有用であると示唆される。

[1] D. Kuzum *et al.*, IEEE Trans. Electron Devices **56**, 648 (2009).

[2] S. Gupta *et al.*, J. Appl. Phys. **113**, 073707 (2013).




Figure 1 Raman spectra of $\text{Ge}_{1-x}\text{Sn}_x$ layers after the deposition, the ion implantation, and the RTA for 1 min at $T_{\text{RTA}}=400\text{--}550^\circ\text{C}$ in an N_2 atmosphere.




Figure 2 XRD-2DRSM of the prepared $\text{Ge}_{1-x}\text{Sn}_x/\text{Ge}/\text{Si}(111)$ sample after ion implantation and RTA for 1 min at $T_{\text{RTA}}=450^\circ\text{C}$ in a N_2 atmosphere.

SiO_x 層挿入による TiO_x 系 ReRAM の動作安定化

Stabilization of TiO_x-based ReRAM characteristics by insertion of SiO_x interlayer

工学院大 [○](M2) 大沢 遼輝, 岩澤 侑司, 相川 慎也

Kogakuin Univ., [○]Haruki Osawa, Yuji Iwasawa, Shinya Aikawa

E-mail: aikawa@cc.kogakuin.ac.jp

近年,急速な情報化社会の発展に伴いメモリデバイスの需要が増加し,大容量化,高速化,低消費電力が求められている. 様々な次世代不揮発性メモリが開発されているが,中でも,微細化のしやすさ,動作速度の速さから抵抗変化メモリ (ReRAM)が注目されている.ReRAM は構造がシンプルなため微細化が容易であるとともに,異種材料の積層によるマルチビット化が期待できる. しかしながら,典型的な ReRAM は, Pt を電極, Hf や Zr を抵抗変化層として用いているため,デバイスのコストや動作の安定性の観点から代替金属の使用が求められている.

我々の過去の報告では,W を上部及び下部電極,TiO_x を抵抗変化層とした貴金属フリーの ReRAM デバイスを製作し,動作を確認したが,サイクルを追うごとに劣化し,その改善が課題であった[1]. 本研究では,我々の過去の報告において,ZrO_x系 ReRAM に SiO_xを挿入することで動作サイクルの改善が見られたことから[2],電極/抵抗変化層の界面に SiO_x層を挿入することで,酸素ガスの流出を防ぎ,サイクルごとの劣化を抑制するとともに,安定性の向上を目的とした.

Fig. 1 に,製作した ReRAM デバイスの断面模式図を示す. RF マグネトロンスパッタリングにより, Ar 雰囲気下で W, SiO_xおよび Ti をそれぞれ所望の膜厚に成膜した後, O₂ 雰囲気にて 100 °C, 50 分アニールした. 上部電極界面の SiO_x層も同様の条件でアニールした. 最後に, W をマスク蒸着し上部電極とした.

Fig. 2 に製作した作製した ReRAM の *I*-*V* 特性を示す. 赤線は Fig. 1(a)で示した TiO_x 抵抗変化層のみの挙動であり, 0.5 V 付近で On/Off 比 10 程度の急激な電流上昇が見られた. しかしながら, 繰り返し測定ではサイクルによってセット/リセット動作が生じなかった. これはフィラメントの形成が不安定なためだと考える. 黒線は Fig. 1(b)で示した SiO_x 挿入 ReRAM の特性であり, -1.4 V 付近で 10 程度の急激な電流上昇が見られた. さらに, 93 回サイクルにおいても On/Off 比 10 を保持した. 高抵抗状態の抵抗値が上がっていることから, 上部 SiO_x 層/電極界面に SiO₂ が形成されたことが示唆される. また, SiO_x/TiO_x 間での酸化還元により効果的な酸素空孔形成が生じ, 安定したフィラメントが形成されたと考えられる. これらの結果より, SiO_x 層を抵抗変化層の両端に挿入することで, 貴金属を用いない安定した TiO_x/SiO_x 積層型 ReRAM を再現よく作製することが可能と考えられる.

[1] 池田 翔, 他, TiO_x系 ReRAM 特性におけるアニール温度の影響, 2023 年第 70 回応用物理学会春季学術講演会, 16p-A403.
[2] 當山 啓斗, 他, ZrO_x系 ReRAM における電極界面への SiO_x挿入効果, 2022 年第 69 回応用物理学会春季学術講演会, 25p-P01-7.




Fig.1 Cross-sectional schematic diagrams of fabricated ReRAMs.




Fig.2 Typical *I*-*V* characteristics of the fabricated ReRAM using TiO_x (red) and SiO_x/TiO_x/SiO_x (black) stacked resistance change layer.

プラズマ活性化接合応用に向けた SiCN 膜の特性評価

Unique Characteristics of SiCN Dielectric Film for Plasma Activated Direct Bonding

横浜国立大学¹, 筑波大学², imec³ (M1) 蛸子 颯大¹, (M2) 大西 洸輝¹, 上殿 明良²

Serena Iacovo³, 井上 史大¹

YOKOHAMA National Univ.¹, University of Tsukuba², imec³, °Sodai Ebiko¹, Koki Onishi¹

Akira Uedono², Serena Iacovo³, Fumihiko Inoue¹

E-mail: inoue-fumihiko-ty@ynu.ac.jp

半導体高集積化に向けて BS-PDN、CFET、チップレットなどの新規な集積技術が要求されている。ウエハレベル/ダイレベルの直接接合はそれらの集積技術開発を進める上で重要なプロセスとなっている。接合絶縁膜には SiO₂ が用いられてきたが、新たな接合絶縁膜として SiCN が注目されている。これまでの研究から低温熱処理で高接合強度の達成、熱処理後のボイド抑制効果、絶縁膜中への Cu の拡散防止効果が報告されているが、SiCN を用いた接合のメカニズムは未解明の要素も多く、量産への本格的な導入に向けて原理究明が求められている。

本研究では 300mm ウエハ上にプラズマ励起化学気相堆積(PECVD)により成膜した SiCN と SiO₂ を使用した。研磨後に熱処理を施し、プラズマ活性化および洗浄工程を経て大気下で接合した後、接合後熱処理(PBA)を行った。それらの接合前後の各サンプルを様々な観点から解析し、それぞれの膜が持つ固有の特性および SiCN 膜の評価を行った。

各プロセス前後における原子レベルの空孔欠陥(オープンスペース)の変化を陽電子消滅法(PAS)によって評価した結果を Fig.1 に示す。SiO₂ では窒素プラズマ活性化処理による S パラメータの変動は見られなかったが、SiCN では同様の処理により減少した。これはプラズマによる膜の最表面付近での欠陥の減少、もしくはダングリングボンドの影響と考えられる。さらに熱処理温度上昇に応じた脱離ガスの定量分析を昇温脱離ガス分析法(TDS)により観察した結果、SiCN では SiO₂ と比較しボイドの発生原因である水の脱離を大幅に抑制していることが分かった。F. Nagano ら[1]は SiCN 特有の豊富なダングリングボンドにより PBA 後のボイドを抑止していると報告しており、本研究のデータはその結果を支持するものとなる。また SiCN の接合応用を加速させ、メカニズム解明に寄与する結果となっている。

[1] F. Nagano, et al., 2023 ECS Journal of Solid State Science and Technology 12 033002




Fig 1. PAS images of (a) SiO₂ single wafer after CMP and after N₂ plasma activation, (b) SiCN single wafer after CMP and after N₂ plasma activation

陽電子消滅寿命測定法による接合界面の空孔解析

Analysis of vacancies in wafer bonding interface by positron annihilation lifetime spectroscopy

ソニーセミコンダクタソリューションズ(株)

○齋藤 聡哲, 藤井 宣年, 古瀬 駿介, 小川 直樹, 齋藤 卓, 萩本 賢哉, 岩元 勇人

Sony Semiconductor Solutions Corp.

°Sotetsu Saito, Nobutoshi Fujii, Shunsuke Furuse, Naoki Ogawa,

Suguru Saito, Yoshiya Hagimoto, Hayato Iwamoto

E-mail: Sotetsu.Saito@sony.com

【背景】プラズマ活性化接合は、各種積層デバイスの製造プロセスにおいて使用されている。表面をプラズマ処理で活性化したウェハ同士を重ね合わせた後、熱処理による脱水縮合反応で接合が完了する。これまでに、酸化膜同士の接合において、膜中の水分量が多いほど熱処理後の接合強度が高くなることが確認されている¹⁾。そのメカニズムとして、熱処理により膜中水分による膜膨張が発生し、表面ラフネス起因で生じた接合界面の微小な Gap が埋まるモデルが考えられている。しかし、これまでに接合界面におけるサブ nm オーダーの微小 Gap を直接観察した事例はない。そこで本研究では、接合前後のサンプルについて微小な空孔型欠陥に対する検出感度が高い陽電子消滅寿命測定法で測定し、サンプルの表面ラフネスから想定される Gap サイズとの比較・考察を行った。

【実験】評価には、酸化膜を成膜した直径 200 mm の Si ウェハを使用した。酸化膜同士をプラズマ活性化接合後に、熱処理前に上部の Si を全剥離した。AFM(Atomic Force Microscope)により酸化膜の表面ラフネスを、陽電子消滅寿命測定法により酸化膜および接合膜の空孔サイズを測定した。

【結果と考察】Table 1 に、酸化膜および接合膜において陽電子消滅寿命測定法から導出した最大空孔に対応する成分の陽電子平均寿命および平均空孔半径を示す。接合膜は酸化膜と比べ陽電子寿命および空孔サイズが増加し、その平均空孔半径は 0.37nm であった。AFM 測定から得られた酸化膜の表面ラフネス(Peak to Valley)は Fig 1 に示すように 0.3~0.4nm であり、接合膜における平均空孔半径と一致する。即ち、接合膜における空孔は接合界面の微小 Gap を表していると考えられ、陽電子消滅寿命測定法により接合界面の観察は可能と判断できる。本発表では、熱処理による接合界面の Gap 変動を陽電子消滅寿命測定法で観察した結果も報告する。

Table 1. Average positron lifetime and average vacancy radius of oxide film and bonded films

	Oxide film	Bonded films (Before annealing)	Bonded films (After annealing)
			
Average positron lifetime (ns)	1.84	3.10	2.12
Average vacancy radius (nm)	0.27	0.37	0.29




Fig 1. Surface roughness of oxide film

1) H. Yoshioka et al., 73rd Electronic Components and Technology Conference (2023)

謝辞) これらの成果の一部は、国立研究開発法人新エネルギー・産業技術総合開発機構（NEDO）の「ポスト 5 G 情報通信システム基盤強化研究開発事業」（JPNP20017）の助成事業の結果得られたものです。

選択的中性無電解銅めっきでポリイミドフィルム上に形成した Cu 配線 Cu wiring formed on polyimide film by selective neutral electroless copper plating

千葉工大工¹ O(M2)平野 雄大¹, 杉浦 修¹

Chiba Inst of Tech., [○](M2) Hirano Yudai, Osamu Sugiura

E-mail: s22P4018BF@s.chibakoudai.jp

【背景】

我々は中性無電解銅めっき法で配線形成する研究を進めている。ホルムアルデヒドを還元剤に用いた従来の無電解銅めっき法のめっき液が pH=12 程度であるのに対して、Co エチレンジアミン錯体を還元剤に用いる中性無電解銅めっきでは pH=7 で銅を無電解めっきできる。これは高 pH で損傷を受けるポリイミドフィルムに応用する場合に有利となる。前回の報告[1]では塩化スズと塩化銅を使用していたが、今回は塩化銅水溶液のみを用いた前処理を行うことで、レーザ照射箇所にも銅が析出する方法について検討したので報告する。

【実験方法】

実験プロセスを図 1 に示す。5cm 角のポリイミドフィルムを試料に実験を行った。前処理としてポリイミドフィルムを 0.8M 水酸化ナトリウム水溶液に浸漬した後、0.05M 塩化銅水溶液に 1 分間浸漬、乾燥させる。その後 OD 値 1.0 の減光フィルタを通して 1.6W、445nm のレーザを照射した。続いて A2 液 (0.3MCuSO₄;150mL, en;36mL, H₂O;160mL, 1:10 H₂SO₄;120mL) と B1 液 (0.3MCoBr₂;15mL, 0.3MCoSO₄;450mL) を等量混合しためっき液で 30 分めっきを行った。

【結果・考察】

レーザスキャン速度 100mm/min, Duty 比 50% でレーザを照射し、めっきを行った後の SEM 画像を図 2 に示す。レーザ照射された箇所にもめっきが見られ、レーザ未照射箇所へはめっきは見られなかった。この時めっき膜厚は 2.2μm であり、長さレーザの銅配線に電極を立て抵抗率を測定したところ 2.2μΩcm を示し、中性無電解銅めっきの選択性、及び配線として実用可能な導電性を得ることができた。

前処理を行いレーザ照射前(スペクトル A)と後(スペクトル B)のポリイミドフィルムを XPS で解析した結果を図 3 に示す。前処理をした試料 (スペクトル A) から 935.0eV に Cu2p_{3/2} のピークがあり、塩化銅および酸化銅と考えられるスペクトルが確認できた。一方、レーザ照射後 (スペクトル B) には 934.8eV の他に 932.6eV にも Cu2p_{3/2} のピークが確認できた。932.6eV のピークは 0 価の銅に見られる結合エネルギーであり、レーザ照射により金属銅が生成されていることがわかる。この金属銅が中性無電解銅めっきの触媒核となっていることが考えられる。

【結論】

塩化銅水溶液を用いた前処理を行うことでレーザ光照射箇所のみにも銅めっきが施され、銅配線形成の実現に至った。本誌によりスズ(Sn)やパラジウム(Pd)の触媒核を使わずにポリイミドフィルム上に選択的中性無電解銅めっきであることが示された。本法により銅配線を形成することができた。

1) 平野, 杉浦, 第 83 回応用物理学会秋季学術講演会, 21a-C105-11 (2022)




図 1 実験プロセス




図 2 選択的中性無電解銅めっきによる Cu




図 3 レーザ照射前後の XPS 解析

新電解技術による微細配線の非接触めっき成膜

Non-contact plating deposition of fine wiring by new electrolysis technology

熊本工学会 KMP 研究所 岩津 春生, Kumamoto KMP Laboratory.


E-mail: h-iwatsu@outlook.jp

1. はじめに

微細配線工程では従来ダマシンプロセスでバリア、シード膜の通電膜を介して電解めっきで成膜が成されてきたが、昨今バリア膜が不要な配線材料 Co、Ru が検討されている。新たな配線方法としては、従来通り配線溝に無電界めっき、CVD で埋め込むか、或は、CVD 等で全面成膜した後にエッチングで配線を形成する方法が検討されている。然しながら、高アスペクトの Via への埋込、更には配線抵抗を低く抑える為の配線結晶粒の粗大化には課題も残っている。今回、新電解技術で、バリアシード膜無しに Via からのボトムアップ成膜を行ったので報告する。

2. 実験

新電解めっきでは、Fig-1 に示す様に、電解液には絶縁膜を介し静電界が印加され、イオンが泳動した後配列する。その後、露出した直電極に静電極から電荷が移動し、直電極と基板間で電解反応が実施される[1]。今回陰極上には Fig-2、Fig-3 に示す様に、バリア、シード膜の無い Low-K 材配線溝と下層配線と接続用の Via が開口された試料が絶縁膜を介して接続されている。Fig-3 に電界シミュレーション結果を示すが、配線溝内底の電位は、基板との容量結合に比例し桁違いに大きくなる。電解反応では基板界面の電位傾斜に比例するので、配線溝の底からボトムアップに成長し成膜する。薬液は、添加剤無しの硫酸銅溶液を用いた。




3. 結果と考察

成膜結果を Fig-4 に示すが、添加剤無しに空洞やシーム無しに配線溝にボトムアップめっきが実現出来た。又、配線膜結晶は添加剤を使用していない為アニール前の段階で大きく成長している。印加パルス電圧は 200v、パルス数は 3000、成膜時間は 720ms であった。現在 Via への埋込は無電界、或は ALD で行われるが、高 AR の Via では埋込時間が遅く、結晶粒径はアニールで成長はするが、線幅を超えるのは困難と思われる。又、成膜量は、高分解能のパルス制御で行うので、後処理の CMP の負荷軽減が期待できる。今回、配線材は Cu を用いたが、今後バリア膜不要な配線材 Co、Ru を用い、Via の無い配線部の埋込評価を行っていきたい。

Fig-2 評価試料の寸法

LW(nm)	24nm
Trench	155nm
Via	65nm
Low-K	SiCOH
Electrolyte	CuSo4+H2SO4
Additive	free

Fig-3 電界 Fig-4 成膜結果



[1] 第 80 回応用物理学会秋季学術講演会 18p-B11-13
新電解めっき技術による微細 Cu 配線の埋込技術の研究
熊本大 岩津 春生

新電解技術による Si 酸化膜へのエッチングシミュレーション

Etching simulation for Si oxide film by new electrolysis technology

熊本工学会¹ 福岡工業大² ○岩津 春生¹, 松島 章², Kumamoto KMP Laboratory¹.


Fukuoka Institute of Technology² E-mail: h-iwatsu@outlook.jp

1. はじめに

ウェットエッチングは、ドライエッチングに対して、等方性、エッチングレート、液盛、液切りによる反応差異、材料の清浄度等の欠点があり、洗浄工程の表面エッチングなどに限定されている。今回、新電解技術での新たなウェットエッチングの可能性についてシミュレーションを行ったので報告する。

2. シミュレーション条件

新電解技術では、Fig1 に示す様に、絶縁膜を介した陽極から静電界が印加されイオンが泳動し基板界面上に電気二重層を形成する。陽極は絶縁電極なので電界反応は制止される[1]。配列後に絶縁陽極の充電電荷は、上部の露出した直接電極に移動し基板間で酸化反応が実施される。又、被エッチング試料は裏面に通電用の電極に接続される。今回のシミュレーションの条件は、Fig-2、Fig-3 に示す様に上面にマスクを経て開口され、Fig-4 においては、下層の配線を想定し Metal 材を配している。上部電極間、及び基板との間隔は等間隔（1 mm）と設定している。薬液は硫酸溶液（比誘電率 80）とした。



3. 結果と考察

今回の新電解エッチングシミュレーションの結果を Fig-3、Fig-4 に示す。従来のウェットエッチングでは、Fig-2 に示す様に等方性のエッチングが進行する。新電解で形成される電界は、マスクの開口部分から下方に並行した電気二重層が形成され、Fig-3(下図)のようにエッチングベクトルは垂直に形成され、側壁に対しては形成されない。また、Fig-4 の下方に下層配線がある場合は、エッチングの進行とともに電気二重層は、Metal 材に向かって偏向していった。現在半導体の配線の微細化と共に下層配線と接続する Via 形成時アライメントずれによる隣接配線との短絡、或は接続面積の縮小による抵抗増大は問題となっているので本新電解技術による指向性エッチングは本課題の対策となることを期待している。

Fig2 従来Wetエッチング





Fig3 異方性エッチング Fig4 指向性エッチング



[1] 第 69 回応用物理学会講演会 25p-E307-3

新電解めっき技術による静電界下のイオン還元反応

熊本大 橋新 剛 岩津 春生

コバルトエチレンジアミン錯体溶液中の平衡電極電位の磁場依存性 Dependence of equilibrium electrode potential on magnetic field in cobalt ethylenediamine complex solution

千葉工大工 〇(M2)田口侑宜, 杉浦修

Chiba Inst. of Tech., 〇(M2)Yuki Taguchi, Osamu Sugiura

E-mail: s22P4015PT@s.chibakoudai.jp

【はじめに】中性無電解銅めっき法は、従来の無電解銅めっき法と異なり、①pH7 でめっき可能、②水素ガス放出がない、という点で集積回路製造プロセスに適した特性のめっき方法である。また、還元剤であるコバルトエチレンジアミン錯体の磁性より、めっき表面を高磁場になるように磁場勾配を発生させると、めっき速度が2倍から3倍まで増加することが実験的に示されている。今回、このめっき促進効果をめっき液中の電極電位変化で捉えられないか検討したので報告する。

【測定装置】測定装置の概要を図1に示す。容器の底面の位置に10mm角のネオジウム磁石(表面磁束0.5T)をスライド移動できる。図2に示す2点A、Bの電位を直径0.5mmのカーボン電極で測定した。カーボン電極AとBの側面は熱収縮チューブで絶縁した。2点の電位を低入力バイアス電流(2fA)のユニティゲインアンプを通してデータロガーで測定した。入力バイアス電流が十分小さいので、本測定装置では測定した点Aと点Bの差から2点間の平衡電極電位差を測定していると考えて差し支えない。なお、溶液と測定系の接地電位を共通にするため、側面を被覆していない第3のカーボン電極GNDを設けた。点A、Bは容器底面から約0.5mm離れており、電極AとBの先端を点A、Bの位置に合わせた。電極Aと電極Bは12.7mm離し、電極GNDは電極Bから2.54mm離すと共に先端を容器底面から15mm離している。測定は磁石が退避位置から開始し、電圧測定をスタートしてから30分経過後、磁石を電極Aの真下に移動した。以降30分おきに磁石の位置を電極Aと退避位置の間を交互に移動した。




図1 装置の概要




図2 磁石と炭素電極の位置関係

【結果と考察】図3に硫酸コバルトエチレンジアミン溶液 (H_2O :1.80mL、en:0.4mL、 $1:10\text{H}_2\text{SO}_4$:1.85mL、 0.3MCoSO_4 :5mL) で測定した点Aと点Bの電位差 V_{AB} を示す。磁石を電極Aの位置に移動すると V_{AB} が徐々に低下していることが分かる。磁石を退避位置に戻すと V_{AB} は急峻に増加した。めっき液の場合、磁場の強い位置(点A)の電位が下がることは、めっき溶液側からめっき表面に電子の移動が促進されることを意味する。これは金属イオン(Cu^{2+})の還元が促進され、めっき速度が増加することを意味し、めっき実験結果と一致している。ただし、磁石が電極Aの位置にある期間で V_{AB} が徐々に変化する理由と、磁石を退避位置にした時に V_{AB} が急激に変化する理由はまだ不明である。

【まとめ】コバルトエチレンジアミン錯体溶液に磁場を印加して2点間の平衡電極電位差を測定した。その結果、磁場が強い位置の電位が約30mV下がることわかった。これは中性無電解銅めっき速度の磁場依存性(速度約3倍 $\approx \exp(30\text{mV}/26\text{mV})$)と矛盾しない結果である。ただし、磁場印加中のなだらかな電位変化と、磁場を取り除いた時の急激な電位変化の違いが何に起因するのかはさらに検討する必要がある。




図3 硫酸コバルトエチレンジアミンの電位測定

高信頼性配線形成に向けた CCTBA 原料による Co-ALD の検討

Examination of Co-ALD using CCTBA for high-reliable interconnects

東大院工¹ ○山口 潤¹, 佐藤 登¹, 筑根 敦弘¹, 百瀬 健¹, 霜垣 幸浩¹

The Univ. Tokyo¹ ○Jun Yamaguchi¹, Noboru Sato¹, Atsuhiko Tsukune¹, Takeshi Momose¹, Yukihiro Shimogaki¹

E-mail: yamaguchi@dpe.mm.t.u-tokyo.ac.jp

研究の背景

半導体集積回路の微細化に伴い、配線抵抗上昇による回路遅延や消費電力の増大、エレクトロマイグレーション(EM)やストレス誘起ボイド(SIV)等による信頼性劣化が問題となっている。これらの諸問題に対し、配線層への Co 系材料の利用が注目を集めおり、ライナー/バリア層の従来材料である Ta/TaN から Co や Co 合金への置き換えや、メタルキャップ層としての Co の利用が進んでいる。これらの用途には、高品質低抵抗の Co 極薄膜をマクロスケール(ウエハ全体)およびミクロスケール(ビア、トレンチ)に対し均一形成させる必要があり、原子層堆積(ALD: Atomic Layer Deposition)法の利用が検討されている。以前、我々の研究室では Bis(N-t-butyl-N'-ethylpropanimidamido)Cobalt (Co(AMD)₂)を用い、熱 ALD による Co 製膜の検討を行った[1]。しかし、Co(AMD)₂ は蒸気圧が低く、原料合成コストが高いといった課題がある。そこで本研究では、Co(AMD)₂ に比べ蒸気圧が 1 桁高い、(3,3-dimethyl-1-butyne)dicobalt hexacarbonyl (CCTBA)を原料として Co-ALD を行なったので、報告する。

実験および結果

ホットウォール型 ALD 装置を用い、チャンバー温度 100℃にて Co 製膜を行った。CCTBA は 45℃にて加熱し、バブリング法によって供給した。キャリアガスおよびパージガスには N₂ を、還元ガスには H₂ を使用した。図 1 に 1 サイクル当たりの成長量(GPC: Growth per cycle)の CCTBA 供給時間依存性を示す。CCTBA 供給時間に対して GPC が飽和し、その飽和値は Co の 1 原子層厚み(0.2 nm)未満であることから、原料の表面飽和吸着に基づく ALD 製膜が出来ている。図 2 に製膜した Co 膜の XPS スペクトルを示す。自然酸化膜を除去するために、表面を 3 分間 Ar⁺スパッタエッチングしている。原料分子に由来する C や O のピークが見られず、高品質な Co 膜が堆積できている。詳細は当日報告する。




図 1. GPC の CCTBA 供給時間依存性




図 2. Co 膜の XPS スペクトル

[1] 山口潤ら, 第 82 回応用物理学会秋季学術講演会連合講演会(2021)