

半導体製造における企業間を跨いだデジタルツインによる ウェーハ・デバイスプロセスの全体最適化

Wafer and device process co-optimization in semiconductor manufacturing
by cross-company overall process-digital twins

アイクリスタル(株)¹, グローバルウェーハズ・ジャパン(株)²,
ソニーセミコンダクタマニュファクチャリング(株)³, 名大未来研⁴

○関 翔太^{1,4}, 中西 佑児¹, 松岡 毅¹, 前田 進¹, 高石 将輝¹, 楠木 琢也², 永井 勇太²,
永倉 大樹³, 谷川 公一³, 沓掛 健太郎⁴, 宇治原 徹^{1,4}

Aixtal¹, GlobalWafers Japan Co., Ltd², Sony Semiconductor Manufacturing Corporation³,
IMaSS Nagoya Univ.⁴

○Shota Seki^{1,4}, Yuji Nakanishi¹, Tsuyoshi Matsuoka¹, Susumu Maeda¹, Masaki Takaishi¹,
Takuya Kusunoki², Yuta Nagai², Hiroki Nagakura³,
Koichi Tanigawa³, Kentaro Kutsukake⁴, Toru Ujihara^{1,4}

E-mail: s.seki@aixtal.com

【緒言】 半導体製造プロセスは非常に多くの工程からなるが、デバイスプロセスの個々の工程や企業内の閉じた工程のみのプロセス最適化では性能の向上は頭打ちになってきている。近年、デバイス特性の改善において、基板である Si ウェーハ内部の欠陥密度や不純物濃度のデバイス構造に応じた適切な作り込みの必要性が明らかになってきており、ウェーハ製造からデバイス製造までを企業を超えて一気通貫で最適化する必要がある。本研究では、ウェーハ工程からデバイス工程まで企業間を跨いで連なった工程を模したデジタルツインを作成し、プロセスの全体最適化を行った。

【方法】 Si ウェーハ中の熱処理プロセスにおける 酸素析出物(Bulk micro defect; BMD)の形成、成長、溶解挙動のシミュレータと TCAD イオン注入シミュレータを組み合わせ、熱処理およびイオン注入からなる約 30 工程分のプロセス条件を 3,000 通り振った結晶欠陥分布を計算した。それらを教師データとして、熱処理条件からウェーハ内の BMD および不純物分布の時間発展を求める機械学習モデルを構築した。モデルは Convolutional-LSTM を基本とした Encoder-Decoder 型の自己回帰ニューラルネットワークである。作成したモデルを用いて、遺伝的アルゴリズム(NSGA-II)によりウェーハ工程/デバイス工程の計 40 変数の熱処理条件を一気通貫で最適化した。目的関数はデバイスが作られるウェーハ表層の BMD の最小化、ウェーハ深部の BMD の最大化、不純物の濃度勾配の急峻化の多目的最適化である。

【結果と考察】 テストデータにおける R2 スコアは BMD で 0.84、不純物濃度で 0.99 を超えており高精度なモデルを構築できた。連結した全工程 1 水準あたりの計算時間はシミュレーションで 40 分、デジタルツインで 3 秒であり大幅な高速化を達成した。Fig. 1 に世代ごとのスケールリング済みの各目的関数の最大値を示す。目的関数値は 9,000 世代辺りまで更新が続き、機械学習による高速化の必要性がわかる。Fig. 2 に最適解での (a)BMD、(b)不純物濃度分布を示す。100 世代(橙)と 10,000 世代(青)を比べると、(a)表層の BMD 成長を抑えつつ(青点線領域)、深部での BMD 成長を促進でき(赤点線領域)、(b)不純物の濃度勾配が急峻化されたことがわかる。

【謝辞】 本研究は国立研究開発法人新エネルギー・産業技術総合開発機構(NEDO)先導研究プログラム (JPNP14004)の結果得られたものです。




Fig.1 Scaled values of objective functions for each iteration of the optimization.




Fig.2 Distributions of scaled values of (a) BMD and (b) impurity concentration.