

松下電器中研

照井康明 堀内司朗 秋山健二

ここで報告する複合電界効果トランジスタは、MOSゲートと、内部の接合ゲートによりエピタキシャル層のチャンネル伝導度を制御する新形式の素子であり、単に2種のゲート構造を併せ持つというのみならず、MOSゲートによるチャンネル伝導度の制御範囲が従来のMOS及び接合FETより広く空乏層領域から蓄積層領域まで拡大され、この表面蓄積層領域でこの素子の特徴的な特性が顕現される。応用上有利な特性を有すると共に接合ゲートにより利得制御が可能であるという特色を生かし、種々の利用法が期待される。

Fig. 1は複合FETの構造図である。ソース、及びドレインはエピタキシャル層とオーミックコンタクトを形成し、表面のMOS構造及び基板との $p-n$ 接合よりなる $\phi 1$ ゲート、 $\phi 2$ ゲートを有している。ドレイン電圧を印加し、チャンネル伝導度の制御は主に $\phi 1$ ゲートで行い、その制御範囲は空乏層領域から蓄積層領域にわたってまで可能であり、 $\phi 2$ ゲートは空乏層領域だけで利得制御を行なわせる。

高周波微小信号に対する動作

実際にトランジスタを動作させる場合は直流のゲートバイアスに微小交流信号を重ねさせたい状態で使用する。この場合の動作モードは $V_{G1} \leq 0$ 及び $V_{G1} < 0$ のバイアス状態で異なり、 $V_{G1} \leq 0$ の状態ではいわゆる空乏層動作で本質的には接合型と類似と考えて良い。

$$V_{G1} \leq 0 \quad I_{sat} = -(W\phi_0/L) \{t - \beta(V_{G1} - V)^{\frac{1}{2}}\} \quad (1)$$

$$V_{G1} \leq 0 \quad g_m \cong -(W\phi_0/L)(t - \beta V_{G1}^{\frac{1}{2}}) \quad (2)$$

$$V_{G1} > 0 \quad I'_{sat} \cong I_{sat} + \Delta n \cdot q \cdot \mu_{eff} \cdot (W/L) V_p \quad (3)$$

$$V_{G1} > 0 \quad g_m \cong -(W\phi_0/L)t + (W/L) \cdot \mu_{eff} \cdot C_{eff} \quad (4)$$

但し、 W =チャンネル巾、 L =チャンネル長、 t =エピタキシャル層の厚み、 ϕ_0 =エピタキシャル層の伝導度、 μ_{eff} =実効電子移動度、 C_{eff} = $\phi 1$ ゲートの実効容量、またここでは $\phi 1$ 、 $\phi 2$ ゲート共にステップ接合近似を使用すると $\beta = \{2\epsilon_s/qN_0\}^{\frac{1}{2}}$ となる。

Fig. 3は $N_0=0$ の状態での $\phi 1$ ゲートとソース間の $C-V$ 特性であり、 $\phi 2$ ゲートバイアスによりピンチオフ状態が作られることを示している。Fig. 4は $\phi 1$ ゲートにを印加した場合の相互コンダクタンス特性で $V_{G1} > 0$ の領域が従来にない領域で g_m 変化のゆるやかな特徴的な特性を有している。図では $\phi 2$ ゲート印加電圧をパラメータに取り、利得制御が可能であることを示している。Fig. 5は本素子の入出力特性を示している。高周波用に設計した素子では、 $f_c = 250$ MHzが得られた。本素子の特徴である蓄積層動作を行なわせると、この領域でのゆるやかな g_m 特性から、Fig. 6に示すように利得制御素子として極めてすぐれた混変調特性を有する素子が実現された。これによって利得減衰量が極めて大きい特色を生かし、信号振巾が比較的大きい高周波増巾用のAGC素子としての利用が期待される。また、この素子は

良好な感光特性をもっており、光電素子アレイにすることも期待できる。




Fig. 1 複合FETの構造




Fig. 3 複合FETのMOSゲートのC-V特性




Fig. 2 複合FETの等価回路




Fig. 4 複合FETの相互コンダクタンス




Fig. 5 入出力インピーダンスの周波数特性




Fig. 6 複合FETの混変調特性